新着情報

こんにちは。 今日からセンター、二次試験まで色々と話していこうと思っています。 もうすぐセンター試験ですね。 ※東工大教育改革、入試制度については東工大公式HPで必ず確認してください。私が受けた年とは入試形式が違います。 東工大はセンター対策しなくてもいい、といった情報もあるようですが、それは違うと思います。 **例えば、理数系で９割取る自信があったとしても、試験は何が起こるかわかりません。**センター数学の一問目から間違えたら芋づる式に後の問題も間違う可能性があります。 また思っている以上に試験は緊張します。私はセンター試験では緊張で手の震えが止まりませんでした。 私から言えるアドバイスは 試験終了5~10分前になったら新しい問題を解かず、見直しをする というのが良いです。５～１０分前になると、結構な確率でめちゃくちゃ焦り始めます。そんな状態で新しい問題を解いても、不安と焦りで平常心は０になるかもしれません。 前解いた問題を見直すことで、マークミスも防げるかもしれないですし、凡ミスにも気づいて修正できるかもしれません。 とにかく、予備校、学校の感覚で試験会場で解けるかと言ったらそれは無理だと思います。 **

次回は東工大の受験する方に、勝手に自分の経験を語りつつ、対策や今からできることを書いていきます！このアイデアはとある方から頂きました、ありがとう！皆さんお気づきかもしれませんが、私はかなり早く起きてます。始発が友達となってます。皆さんも早朝に散歩とかしてみてください！かなり気持ちいいです。オススメの曲は、世界の終わりのサザンカですね

早朝に新宿行くが予定があったのですが、かなり寒いです、さて、昨日発表練習がありました！ ぶれてますね、先輩方の発表を聴いていて、発表が分かりやすい！と感じました。世界最高レベルの研究室の中に入ることができて、研究を行うことができる、、、幸せですね。

人が多いです

今日は土曜日なので、大学内を散策してます！

今年もよろしくお願いします

冬ですね

新宿で一枚！

Two papers have been published in JSSC! Hanli Liu, Dexian Tang, Zheng Sun, Wei Deng, Huy Cu Ngo, and Kenichi Okada, “A Sub-mW Fractional-N ADPLL with FOM of -246dB for IoT Applications,” IEEE Journal of Solid-State Circuits (JSSC), Vol. 53, No. 12, pp. 3540-3552 ,Dec. 2018. Hanli Liu, Zheng Sun, Dexian Tang, Hongye Huang, Tohru Kaneko, Zhijie Chen, Wei Deng, Rui Wu and Kenichi Okada, “A DPLL-Centric Bluetooth Low-Energy Transceiver with a 2.3-mW Interference-Tolerant Hybrid-Loop Receiver in 65nm CMOS,” IEEE Journal of Solid-State Circuits (JSSC), Vol. 53, No. 12, pp. 3672-3687, Dec. 2018.

HP係のＫです。 Liuさんの送別会と忘年会を行いました！ 集合写真！ 1545394715242 Image from iOS Image from iOS (1)

ISSCC 2019 Program******(1)Hanli LIU, et al.,“A 265μW Fractional-N Digital PLL with Seamless Automatic Switching Subsampling/Sampling Feedback Path and Duty-Cycled Frequency-Locked Loop in 65nm CMOS” (Session 16.1)(2)Jian PANG, et al.,“A 28GHz CMOS Phased-Array Beamformer Utilizing Neutralized Bi-Directional Technique Supporting Dual-Polarized MIMO for 5G NR” (Session 21.1)(3)Haosheng ZHANG, et al.,“Ultra-Low-Power Atomic Clock for Satellite Constellation with 2.2×10****-12 Long-Term Allan Deviation Using Cesium Coherent Population Trappin” (Session 29.4)**********また、Bangan Liuさん、Yun Wangさんが、Student Research Previewで発表をします。 DSC02999 DSC03005 サンフランシスコで発表です！

どんどん葉が散っていってます

写真で振り返る工大祭

Yun Wang, Bangan Liu, Rui Wu, Hanli Liu, Aravind Tharayil Narayanan, Jian Pang, Ning Li, Toru Yoshioka, Yuki Terashima, Haosheng Zhang, Dexian Tang, Makihiko Katsuragi, Daeyoung Lee, Sungtae Choi, Kenichi Okada, and Akira Matsuzawa, “A 60-GHz 3.0Gb/s Spectrum Efficient **BPOOK **Transceiver for Low-power Short-range Wireless in 65-nm CMOS,” IEEE Journal of Solid-State Circuits (JSSC), 2019. 2. 3. Jian Pang, Shotaro Maki, Seitarou Kawai, Noriaki Nagashima, Yuuki Seo, Masato Dome, Hisashi Kato, Makihiko Katsuragi, Kento Kimura, Satoshi Kondo, Yuki Terashima, Hanli Liu, Teerachot Siriburanon, Aravind Tharayil Narayanan, Nurul Fajri, Tohru Kaneko, Toru Yoshioka, Bangan Liu, Yun Wang, Rui Wu, Ning Li, Korkut Kaan Tokgoz, Masaya Miyahara, Atsushi Shirane, and Kenichi Okada, “A 50.1Gb/s 60-GHz CMOS Transceiver for IEEE 802.11ay with Calibration of LO Feed-Through and I/Q Imbalance,” IEEE Journal of Solid-State Circuits (JSSC), 2019.

お腹すきますね。しっかりご飯食べるのは大事ですよね

HP係のKです。ふと思ったのですが、岡田研の研究紹介をブログで出来ると、いいかなと思いました。先輩にお願いしながら、岡田研の良さを感じていもらえると嬉しいです。

修論を書く時期になりつつあります。しっかり修了しよう！

クリスマス仕様になってました！ ぜひ、買いましょう！

ISSCC 2019 Program (1) Hanli LIU, et al.,“A 265μW Fractional-N Digital PLL with Seamless Automatic Switching Subsampling/Sampling Feedback Path and Duty-Cycled Frequency-Locked Loop in 65nm CMOS” (Session 16.1) (2) Jian PANG, et al.,“A 28GHz CMOS Phased-Array Beamformer Utilizing Neutralized Bi-Directional Technique Supporting Dual-Polarized MIMO for 5G NR” (Session 21.1) (3)Haosheng ZHANG, et al.,“Ultra-Low-Power Atomic Clock for Satellite Constellation with 2.2×10-12 Long-Term Allan Deviation Using Cesium Coherent Population Trappin” (Session 29.4) また、Bangan Liuさん、Yun Wangさんが、Student Research Previewで発表をします。