ISSCC Teeさん発表

TeeさんがISSCCでADCを使った新型デジタルPLLを発表をしました。

Teerachot Siriburanon, et al.,“A 2.2-GHz -242dB-FoM 4.2-mW ADC-PLL Using Digital Sub-Sampling Architecture” 従来のディジタルPLLではTDC(時間差ディジタル変換器)を用いていたのですが、ADCでPLLを作りました。時間軸で処理するTDCよりも、電圧で処理するADCの方が当然ながら高性能(分解能・線形性等)なので、高性能なディジタルPLLが作れるという発表です。