ISSCC 3件発表

日曜日から、サンフランシスコで国際会議ISSCC(International Solid-State Circuits Conference)が始まります。 今年も３件発表します！1. Teerachot Siriburanon, et al.,
“A 2.2-GHz -242dB-FoM 4.2-mW ADC-PLL Using Digital Sub-Sampling Architecture” 2. 従来のディジタルPLLではTDC(時間差ディジタル変換器)を用いていたのですが、ADCでPLLを作りました。時間軸で処理するTDCよりも、電圧で処理するADCの方が当然ながら高性能(分解能・線形性等)なので、高性能なディジタルPLLが作れるという発表です。 3. Rui Wu, et al.,
“An HCI-Healing 60GHz CMOS Transceiver” 4. HCI(ホットキャリア注入)は、無線回路の信頼性劣化の最大の問題だったのですが、裏技を使うことで、劣化を回復できるという発表です。送信器の寿命が伸ばせます。 5. Wei Deng, et al.,
“A 0.048-mm2 3-mW Synthesizable Fractional-N PLL with a Soft Injection-Locking Technique” 6. 従来の自動配置配線可能なPLLは整数倍(20,21,22,..等)の逓倍比のみだったのですが、世界で初めて分数周波数倍(20.112, 20.113,…等)を実現しました。Soft Injectionというテクニックで実現しています。