デジタルRF技術の基礎

東京工業大学

大学院理工学研究科

松澤 昭

内容

- CMOSの微細化とアナログの課題
- デジタル中心のRF-CMOS回路
- DRP: Digital Radio Processing
- デジタルRF技術の基礎
- まとめ

CMOSの微細化とアナログの課題

デジタルRF技術のコンセプトの背景には CMOSの微細化に伴うアナログ回路の問題の深刻化がある

デジタル回路におけるスケーリング則

デジタル回路においてはデバイスの各パラメータを一定比率で縮小することにより回路の速度が向上し、低電力・低コストが達成される。





Scaling

 $S \approx \sqrt{2}$ 動作電圧も1/Sにする

デバイスと回路のパラメータ	Scaling Factor
寸法: L, W, Tox	1/S
不純物濃度	S
電圧	1/S
電界	1
電流	1/S
回路遅延時間	1/S
消費電力(デバイス1つあたり)	1/S ²

微細化・低電圧化により、

- ・高密度化(低コスト)
- ·高速化
- ·低消費電力

が同時に達成される

微細化とf_T動作電圧の予測

微細化によりCMOSのf_Tは200GHzを超え、60GHzのミリ波応用まで可能にしている 電源電圧は1V近辺であり、大幅には下がらない



利得低下:パイプライン ADCの課題

現在最も良く使用されているパイプライン型ADCは今多くの課題がある。

高分解能のADCには高利得のOPアンプが必要だが、微細化に伴い困難になった。



容量の課題:信号系容量と寄生容量



MWE_A_Matsuzawa_Titech

パイプライン型ADCの性能



微細化に伴うアナログ回路コストの上昇

アナログ回路がデジタル回路のように微細化に応じて面積削減ができな ければ、微細化に伴いコストアップを生じる。

面積の大きなアナログ回路は退場すべき



Akira Matsuzawa, "RF-SoC- Expectations and Required Conditions," IEEE Tran. On Microwave Theory and Techniques, Vol. 50, No. 1, pp. 245-253, Jan. 2002

MWE_A_Matsuzawa_Titech

RF CMOS LSIのトレンド

Analog & RF CMOS は Digitally assisted RF CMOSに置き換えられる。



M. Zargari (Atheros), et al., ISSCC 2004, pp.96

Discrete-time Bluetooth 0.13um, 1.5V, 2.4GHz



jure 15.1.7: Die micrograph of the single-chip Bluetooth transceiver. K. Muhammad (TI), et al., ISSCC2004, pp.268

アナログの基本的性質:ミスマッチと面積

ミスマッチは面積の平方根に反比例する





アナログ技術の基本課題

高精度回路を実現しようとすると大面積になり、消費電力やコストが上昇し、 高周波特性が劣化する。



デジタルアシスト技術のパイオニア

14b DACは精度の確保のために大面積化していたが、これでは消費電力も増大する。

アイオワ大は発想の転換をし、微細ルールで小面積、低電力の14b DACを開発。 精度劣化はデジタル補償で解決した。 INL DNL



Y. Cong and R. L. Geiger, lowa state university, ISSCC 2003

14bit DAC

デジタル補償技術を用いたDACの構成

外部ADCを用いてDACの精度を測定、CAL DACで補償。

D[3:0]-Reg. Delay Latch V_{out} 14bit 100MHz DAC 4b LLSB Array 50Ω D[7:4] Reg. Decoder Latch 4b ULSB Array D[13:8]-Reg. Decoder Latch 6b MSB Array **External ADC** 16b CALADC addr RAM(63×8) data 8b (6+2) .atch 11 CALDAC \square Calibration 11 Control Bias 6b BiasReg Generator **Compensation circuits**

しかし、高精度外部ADCが必要なのはいただけない。

Y. Cong and R. L. Geiger, lowa state university, ISSCC 2003

デジタルを中心としたRF-CMOS回路

CMOS AM/FMチューナの開発例

資料提供: (株)新潟精密

RF CMOS LSIの技術の方向

高性能化、低コスト化、安定で単純な回路。 外付け部品や調整箇所の少なさやテスト容易化がポイント。 デジタル信号処理技術とADCが重要。



Signal processing	Analog circuits Analog processing +External component	DSP+ADC + Small and robust analog ckts.
Adjustment	External	Digital on chip, no external
External components	Large #	No or less

現在の FM/AM チューナー

現在のFM/AMチューナは多くの外部部品と調整箇所を必要とする。

Large # of products, but not expensive product. More efforts for the cost reduction are still needed.





Bipolar IC = 1 (RF) CMOS IC = 2 (PLL, RDS) External Components=187 **AM/FM** Tuner for home use

12 adjustment points

アナログ中心の RFCMOS LSI



アナログ中心の RFCMOS LSIに用いた技術

アナログ技術のみでは性能が不十分な上にPVTばらつきの影響が大きく 多くの外部部品が残った。

Parts	Methods for on-chip	Problems
AM/FM IF BPF	1. Low IF(a few hundred KHz) 2.Gm-C BPF with auto alignment, SCF	 1.poor selectivity(-45dB), 2. SCF Switch noise 3. Center frequency shift by DC offset 4. Poor image rejection ratio (25 to 35dB)
FM Demodulator	Pulse count FM detector	Poor THD (0.5%)
Stereo Decoder	Multi-vibrator VCO, SCF filter	Large variation of free-run frequency Still need external LPF for PLL
RSSI Level adj.	Signal detector with DC compensation	Can't cover all process corner
Varactor	MOS varactor	Too much sharp C-V curve, distorted signal
AGC smoother	Time division charge and discharge	Needs large capacitor for low audio frequency
Capacitors	Stages Direct connection, use small value coupling capacitor	High impedance required, Difficult for low frequency

アナログ中心のCMOS チューナーの結果

確かにCMOS化は達成したが、外付け部品や調整箇所が多く、 しかも性能が不安定かつ不十分なため、 ユーザーにとってもベンダーにとっても魅力はなかった。



External components $187 \rightarrow 69$

デジタル中心のCMOSチューナーの構成

アーキテクチャをデジタル中心のものに変更した

できるだけ早くADCし、あとはDSPで処理する



デジタル中心のRFCMOS技術

Lower frequency	AM: 522 KHz t SW: 2.3MHz to FM: 87.5 to 10	o 1710 26MH 8 MHz) KHz Hz		
Larger Inductan	ce and capa	icitar	nce →	Digital filter, Mixer, PLL GHz OSC with divider	
Serious 1/f noise	e			PMOS	
Larger signal dyna	amic range	AM: 1 FM: 0	4 dBuV to 1 dBuV to 12	26 dBuV 6 dBuV	
Sharp and fine f	filter —		Digital Si With high IF Freq. c 10.7 MHz	gnal processing n resolution ADC changed from to several 100 KHz	
High linearity cl	ct. —	→	High reso Switch m Watching	olution ADC hixer g desired and undesired s	signals

デジタル中心のCMOSチューナーの結果

十分な性能を達成、外部部品は11個まで減少、 外部調整箇所はゼロになった。



Full CMOS one-chip solution # of external components are 11 No adjustment points

Sensitivity: FM: 9dBuV, AM: 16dBuV Selectivity: FM/AM >65dB SNR: FM: 63dB, AM: 53dB Stereo sep: 55dB Image ratio: FM: 65dB, AM: Infinity Distortion: FM: 0.09%, AM=0.25%

信号パス



AM/FM 信号の復調



m(t) can be demodulated

MWE_A_Matsuzawa_Titech

ステレオ信号の復調

ステレオ信号も デジタルPLL, mixer, filter で復調可能である $S(t) = (L+R) + (L-R)\cos\omega_s t + K\cos\omega_p t$



low IF 受信機におけるイメージ除去

イメージ信号は位相を90度回転すれば除去可能なはずであるが、、、



要求される利得と位相精度

60dBの達成には 0.1 deg and 0.01%の位相・利得のマッチングが必要 アナログ方式では35dB程度が限度



デジタルイメージ除去

イメージのダミー信号を発生させ、DSP中の遅延と利得を調整して、最小に持って行く これにより60dBのイメージ除去比を達成した。



DRP: Digital RF Processing

TIから提案された、今後のRFCMOSLSIの基本コンセプト

R.B. Staszewski, K. Muhammad, D. Leipold, Chih-Ming Hung, Yo-Chuol Ho, J.L. Wallberg, C. Fernando, K. Maggio, R. Staszewski, T. Jung, Jinseok Koh, S. John, Irene Yuanying Deng, V. Sarda, O. Moreira-Tamayo, V. Mayega, R. Katz, O. Friedman, O.E. Eliezer, E. de-Obaldia and P.T. Balsara, "All-Digital TX Frequency Synthesizer and Discrete-Time Receiver for Bluetooth Radio in 130-nm CMOS," IEEE Journal of Solid-State Circuits, Vol. 39, No. 12, pp. 2278-2291, December 2004.

Courtesy Dr. R. B. Staszewski, TI

MWE_A_Matsuzawa_Titech

DRP approach for transceivers



- Minimize analog and RF circuitry
 - Self-calibrate remaining analog (with dedicated processor)
 - Relax passive requirements as much as possible
- Digital approach speeds debug and development
- Self-test and calibration made possible
- Production yield dominated by silicon defect density

DRP approach for transceivers



Move functions to domains of CMOS-process strengths

- Operate in fine time resolution, avoid fine voltage resolution
- Inductor area could be equal to ~100K gates (use digital!)
- Use switched cap techniques excellent matching in DSM CMOS (not sensitive to process variations)
- Logic and switched cap circuits can work well at low voltage

DRP Architecture



PLLの課題

PLLはチャージポンプやループフィルタなどのアナログ回路部分がネックになる



- Many analog functions = multiple noise sources
- Varactors in VCO are sensitive (high tuning factor, i.e. KVCO)
- Loop filter may be large, leaky capacitors (for open loop "freeze"), variances in passives...
- Hard to calibrate
- Lock times can be long (>100µsec)

All-Digital PLL



References [2], [3] - R. Bogdan Staszewski et al.

デジタル制御発振器



High-speed dithering and dynamic element matching are used to achieve high resolution (LSB = \sim 1.5Hz).

ディザーとDEM (Dynamic Element Matching) が用いられている

MWE_A_Matsuzawa_Titech
TDC: Time-to-Digital Converter

電圧方向の情報よりも時間方向の情報を用いた方が良いのでは?という発想

Issue: more small delay will be required.

- Quantized phase detector with resolution of about 20 ps
- DCO clock passes through the inverter chain
- Delayed outputs are sampled by FREF



SDR: Software Defined Radio



M. Kitsunezuka, S. Hori, and T. Maeda, "A Widly-Tunable Reconfigurable CMOS Analog Baseband IC for Software-Defined Radio," Digest of ISSCC, pp.66-67, San Francisco, Feb. 2008.

サンプリングミキサー

標本化回路はそれ自体ミキサー作用を持つが、容量アレーを用いて演算を行うことにより フィルター特性を持たせることができる。(離散時間信号処理のRF応用) スイッチと容量という準受動回路で実現できるので、微細化に向いており、低電力である。



CMOS"

(JSSC Vol.39, No.12, pp. 2278-2291, Dec. 2004)

フィルター特性の実現

RF信号に対するフィルター特性を得ることができる

容量比や平均化回数などを変えることによりフィルター特性を可変にできる



デジタルRF技術の基礎

離散時間処理: サンプリングミキサーを例題として ΔΣ変調技術: 量子化効果: 完全デジタルPLL

ミキサー

正弦波信号を掛け算すれば周波数変換ができる

周波数和の成分と周波数差の成分が現れる

$$V_{s} = A \cos \omega_{s} t \longrightarrow \frac{AB}{2} \{ \cos(\omega_{s} + \omega_{LO})t + \cos(\omega_{s} - \omega_{LO})t \}$$
$$(\omega_{s} + \omega_{LO}) = B \cos \omega_{LO} t$$
$$(\omega_{s} - \omega_{LO}) = B \cos \omega_{LO} t$$

$$\cos \omega t = \frac{1}{2} \left(e^{j\omega t} + e^{-j\omega t} \right) \qquad V_s \times V_{LO} = A \cos \omega_s t \times B \cos \omega_{LO} t \\ = \frac{AB}{4} \left(e^{j\omega_s t} + e^{-j\omega_s t} \right) \left(e^{j\omega_{LO} t} + e^{-j\omega_{LO} t} \right) \\ = \frac{AB}{4} \left\{ e^{j(\omega_s + \omega_{LO})t} + e^{j(\omega_s - \omega_{LO})t} + e^{-j(\omega_s - \omega_{LO})t} + e^{-j(\omega_s + \omega_{LO})t} \right\} \\ = \frac{AB}{2} \left\{ \cos(\omega_s + \omega_{LO})t + \cos(\omega_s - \omega_{LO})t \right\}$$

2008.11.28

実際のミキサー



実際のミキサーはスイッチで電流経路を切り替えることで実現する

ギルバートセルを用いたダブルバランス型ミキサー

ダブルバランスミキサーの伝達関数





$$\begin{split} I_{a}(t) &= S_{wa}(t) \cdot g_{m} \upsilon_{sig}(t) \\ I_{b}(t) &= -S_{wb}(t) \cdot g_{m} \upsilon_{sig}(t) \\ V_{a}(t) &= I_{a}(t) \cdot Z_{L} \\ V_{b}(t) &= I_{b}(t) \cdot Z_{L} \end{split}$$

S_w(t)は周波数f_{sw}の矩形波とすると

(フーリエ級数の係数を求める)

$$c_{n} = \frac{1}{T} \int_{-\frac{T}{2}}^{\frac{T}{2}} g(t) e^{-j2\pi nt/T} dt = \frac{2\sin\left(\frac{\pi n}{2}\right)}{\pi n}$$

$$g(t) = 2\sum_{n=1}^{\infty} \frac{\sin\left(\frac{\pi n}{2}\right)}{\frac{\pi n}{2}} \cos\left(2\pi n f_{LO}t\right)$$

周波数変換特性

$$S_{w}(t) = 2\sum_{n=1}^{\infty} \frac{\sin\left(\frac{\pi n}{2}\right)}{\frac{\pi n}{2}} \cos(2\pi n f_{LO}t) \qquad V_{sig}(t) = A\cos(\omega_{s}t + \theta) \qquad と仮定すると$$
高い周波数が十分減衰するとして無視すると

$$\begin{split} S_{\omega}(t) \cdot V_{sig}(t) &= A\cos(\omega_{s}t+\theta) \cdot \left\{ 2\sum_{n=1}^{\infty} \frac{\sin\left(n\frac{\pi}{2}\right)}{n\frac{\pi}{2}} \cos(n\omega_{LO}t) \right\} \\ &= 4A\sum_{n=1}^{\infty} \frac{\sin\left(n\frac{\pi}{2}\right)}{n\pi} \cos(\omega_{s}t+\theta) \cos(n\omega_{LO}t) \\ &= 2A\sum_{n=1}^{\infty} \frac{\sin\left(n\frac{\pi}{2}\right)}{n\pi} \left\{ \cos((\omega_{s}+n\omega_{LO})t+\theta) + \cos((\omega_{s}-n\omega_{LO})t+\theta) \right\} \\ &= 2A\sum_{n=1}^{\infty} \frac{\sin\left(n\frac{\pi}{2}\right)}{n\pi} \left\{ \cos((\omega_{s}+n\omega_{LO})t+\theta) + \cos((\omega_{s}-n\omega_{LO})t+\theta) \right\} \\ &= 5: \quad \frac{2A}{5\pi} \cos((\omega_{s}-5\omega_{sLO})t+\theta) \end{split}$$

2008.11.28

ミキサーの折れ返し特性



標本化



標本化



アンダーサンプリング

サンプリングを用いれば非常に高い周波数のキャリア近傍の周波数を ベースバンドに変換できる。

しかしながらSNRは良くない。全てのnf。近傍のノイズを拾うためである。



窓積分

実際のサンプリングミキサーはTAで電流に変換し、 スイッチが閉じられている期間のみ容量に電荷を蓄積する



スイッチの周期をT_s、オン時間をT_{on}とする矩形パルス
g(t)のフーリエ級数の係数は、
$$c_n = \frac{1}{T_s} \int_{\frac{T_s}{2}}^{\frac{T_s}{2}} g(t) e^{-jn\omega_s t} dt = \frac{1}{T_s} \int_{\frac{T_{on}}{2}}^{\frac{T_{on}}{2}} e^{-jn\omega_s t} dt = \frac{T_{on}}{T_s} \frac{\sin\left(\frac{n\omega_s T_{on}}{2}\right)}{\frac{n\omega_s T_{on}}{2}}$$
g(t)はフーリエ級数を用いて
$$g(t) = \sum_{n=-\infty}^{\infty} c_n e^{jn\omega_s t} = \frac{T_{on}}{T_s} + \frac{2T_{on}}{T_s} \sum_{n=1}^{\infty} \frac{\sin\left(\frac{n\omega_s T_{on}}{2}\right)}{\frac{n\omega_s T_{on}}{2}} \cos(n\omega_s t)$$

実際のサンプリングミキサーのサンプリング回路

電流をスイッチして電荷を容量に溜めている 主な理由は、フィルター形成のために 過去の履歴を残す必要があるため。 (電圧でサンプリングすると、過去の履歴が消える)

(負荷が抵抗の場合は通常のミキサー回路)

$$:: \int_{-\infty}^{\infty} e^{-j\omega t} dt = 2\pi \delta(\omega)$$

$$G(\omega) = \int_{-\infty}^{\infty} g(t)e^{-j\omega t}dt = \frac{T_{on}}{T_s} \int_{-\infty}^{\infty} \left[1 + 2\sum_{n=1}^{\infty} \frac{\sin\left(\frac{n\omega_s T_{on}}{2}\right)}{\frac{n\omega_s T_{on}}{2}} \cos(n\omega_s t) \right] e^{-j\omega t}dt$$

2

$$=\omega_{s}T_{on}\left[\delta(\omega)+\sum_{n=1}^{\infty}\frac{\sin\left(\frac{n\omega_{s}T_{on}}{2}\right)}{\frac{n\omega_{s}T_{on}}{2}}\left\{\delta(\omega-n\omega_{s})+\delta(\omega+n\omega_{s})\right\}\right]$$

MWE_A_Matsuzawa_Titech

ポのフーリェ 赤協け

50

窓積分

この回路は通常のミキサーと同じ伝達関数を有するが、窓積分による周波数特性を有する

容量に蓄積される電荷 Q_o は、2つの信号 $g_m v_m \ge g(t)$ の積であるので、畳込み積分を用いて、

$$\begin{split} \nu_{o}(\omega) &= \frac{1}{2\pi} \left[g_{m} V_{in}(\omega) * G(\omega) \right] \\ &= \frac{1}{2\pi} \int_{-\infty}^{\infty} \left[\omega_{s} T_{on} \left\{ \delta(u) + \sum_{n=1}^{\infty} \frac{\sin\left(\frac{n\omega_{s} T_{on}}{2}\right)}{\frac{n\omega_{s} T_{on}}{2}} \left\{ \delta(u - n\omega_{s}) + \delta(u + n\omega_{s}) \right\} \right\} \right] g_{m} V_{in}(\omega - u) du \end{split}$$



窓積分効果

窓積分効果による妨害波の減衰

窓積分効果を用いると3f_{LO}近傍信号などの妨害波の減衰が可能になる。

2f_{Lo}の項はダブルバランス型にすることでキャンセルできる。



Z変換

Z変換は標本化された信号をラプラス変換すると得られる。

z^{-k}:kクロックシフトを表す

標本化された信号をf_s(t)とする 標本化



標本化された信号f_s(t)をラプラス変換する

ラプラス変換された信号 $F_s(s)$ は、

$$F_{s}(s) = \int_{0}^{\infty} f_{s}(t)e^{-st}dt$$
$$= \int_{0}^{\infty} \left[\sum_{k=0}^{\infty} f(k)\delta(t-kT_{s})\right]e^{-st}dt = \sum_{k=0}^{\infty} f(k)e^{-skT_{s}}$$

(ここでf(k)は標本化されたk番目の信号を表す)

Z平面と周波数



ポールとゼロ

離散時間システムの周波数特性

$$H(z) = \frac{B(z)}{A(z)} = \frac{b_M z^M + b_{M-1} z^{M-1} + \dots + b_1 z + b_0}{z^N + a_{N-1} z^{N-1} + \dots + a_1 z + a_0}, N \ge M$$

ラプラス変換と同様に

$$H(z) = K \cdot \frac{(z - z_{z1})(z - z_{z2})...(z - z_{zM})}{(z - z_{p1})(z - z_{p2})...(z - z_{pN})}$$

零点(zero)
$$z_{zi}$$
 $(i = 0, 1, 2, ..., M)$
極(pole) z_{pi} $(i = 0, 1, 2, ..., N)$

システムの周波数特性は周波数を表す単位円上の点に対する、 各ポール、ゼロからのベクトルで決まる。

 $\theta(\omega) = \phi_1 + \phi_2 + \phi_3 - \theta_1 - \theta_2 - \theta_3$

サンプリングミキサー





移動平均フィルター

N回スイッチングすることでフィルター特性が表れる。



スイッチSW₁はN回ずつスイッチングを繰り返して容量 C_h , C_r の電荷を蓄積する

移動平均フィルターの周波数特性

f)

移動平均フィルターはシャープなノッチの形成が特徴

移動平均フィルターの伝達関数は、

$$H(z) = rac{1-z^{-N}}{1-z^{-1}}$$
 assurt. $H(z) = rac{z^N-1}{z^{N-1}(z-1)}$

周波数特性は、

$$z = e^{j2\pi \frac{f}{f_s}} \quad を用いて \quad |W(f)| = \left| \frac{\sin\left(N\pi \frac{f}{f_s}\right)}{\sin\left(\pi \frac{f}{f_s}\right)} \right|$$

N=8の場合は

$$H(z) = \frac{z^8 - 1}{z^7(z - 1)}$$
ポールはz=0に7乗根とz=1であり
ゼロは $e^{j\pi \frac{k}{4}}$ (k = 0, 1, 2, ..., 8)

したがって、Z=1のポールにより周波数が高いほど減衰し、 ゼロ近傍の周波数は著しく減衰する。

例えばf=f_s/8の周波数では

$$e^{0} + e^{j\frac{\pi}{4}} + e^{j\frac{\pi}{2}} + e^{j\frac{3\pi}{2}} + e^{j\pi} + e^{j\frac{5\pi}{2}} + e^{j\frac{6\pi}{2}} + e^{j\frac{7\pi}{2}} = 0$$

移動平均フィルターの周波数特性





移動平均フィルターのポールとゼロ

2008.11.28

IIRフィルター





電荷はC_nとC_rに蓄積されるが、C_rはNクロック毎に交換される。

今W(z)を容量C_hとC_rの並列接続された回路に注入された電荷とすると、 この容量に蓄積されている電荷S(z)は注入電荷W(z)とその1クロック前に容量C_hに蓄積されている電荷

 $aS(z)z^{-N}$ の和に等しいので $S(z) = aS(z)z^{-N} + W(z)$

容量Crは切り離されるため

これより
$$S(z) = \frac{W(z)}{1 - az^{-N}}$$
 ここで、 $a = \frac{C_h}{C_h + C_r}$ $1 - a = \frac{C_r}{C_h + C_r}$

IIRフィルターの周波数特性

IIRフィルターが1次の(ローパス)フィルター特性を決定する



Sincフィルター

容量の並列接続でSincフィルターが実現できる



容量C,に蓄積された電荷はM個並列に接続されて読み出される。 このときにSincフィルターを形成する。

読み出し電荷T(z)は容量 C_h の蓄積された電荷が(1-a)S(z)であることから、 以下のように表される。

$$T(z) = (1-a)\sum_{l=1}^{M} S(z) z^{-Nl} = (1-a) rac{z^{-N} (1-z^{-MN})}{1-z^{-N}} S(z)$$

Sincフィルターの周波数特性



読み出し時のフィルター

読み出し時にもIIRフィルター特性が表れる



最後に容量C_rからC_bへの電荷転送はIIRフィルターを形成するので、

$$Y(z) = \frac{T(z)}{1 - bz^{-MN}} \qquad H(z) = \frac{1}{1 - bz^{-MN}}$$
$$|Y(f)| = \frac{1}{\sqrt{1 + b^2 - 2b\cos\left(MN2\pi\frac{f}{f_s}\right)}} \qquad b = \frac{C_b}{4C_r + C_b}$$

2008.11.28

全体の周波数特性



MWE_A_Matsuzawa_Titech

寄生効果

TA (Trans-conductance Amplifier)はサンプリングミキサーに不可欠な回路であるが、
 回路に必然的に付随する寄生容量と寄生抵抗がTA性能に重大な影響を与える。



MWE_A_Matsuzawa_Titech

寄生効果

(1)の回路ではN=8のときの電圧利得は17dBであるが、1フェーズ動作と殆ど変わらない。 寄生素子の影響が依然大きいためと思われる。 (2)の回路では34dBであり、感度向上が可能である。 Ning LI, Win CHAIVIPAS, Kenichi Ol

(1) Two-phase sampling

Ning LI, Win CHAIVIPAS, Kenichi OKADA, Akira MATSUZAWA, "Analysis of CMOS Transconductance Amplifiers for Sampling Mixers", IEICE TRANS. ELECTRON., Vol. E91-C, No. 6, pp.871-878, June 2008



CT/DTハイブリッドフィルター

CT型のgmCフィルターをベースにして、gmセルのデューティーを可変にすることで 等価的にgmを変化させたフィルター。フィルター特性が容易に可変にできる。



- **1** Duty-cycle controlled DT transconductor
- 2 4-tap FIR filter for anti-aliasing
- **③ Variable duty-cycle pulse generator**

M. Kitsunezuka, S. Hori, and T. Maeda, "A Widly-Tunable Reconfigurable CMOS Analog Baseband IC for Software-Defined Radio," Digest of ISSCC, pp.66-67, San Francisco, Feb. 2008.

フィルター特性

非常に広い周波数可変範囲と各種フィルター特性を実現した





Analog vs. Digital



ΔΣ 変調技術

単純なデューティー制御では大きなスプリアスが発生するが ΔΣ変調を用いるとスイッチングノイズが高域にランダムに拡散する。

Pulse width control Issues: Large Super tones (Fixed frequency spectrums)



 $\Delta \Sigma$ modulator Lowe frequency noise is suppressed



ΔΣ変調器の一般的なシステム表現

ΔΣ変調器は量子化器の前にフィルターを配し、 量子化出力を入力側に戻して負帰還をかけたものである。 量子化ノイズは帯域外に拡散するようになり、帯域内ノイズは減少する。


積分器の構成:FF型とFB型



ΔΣ変調器の周波数特性



回路の高速化とSNR

ΔΣ変調技術を用いると、回路を高速動作させることで、高いSNRを得ることができる。 ただし、システムの次数を上げればSNRは上がるが、システムが不安定になるので、このよう な高いSNRは実際は困難である。



2008.11.28

MWE_A_Matsuzawa_Titech

MASH (Multi-stage noise-shaping)

1次の∑∆変調器をカスケードに接続することで高次のノイズシェーピングを実現 高次のフィードバックを用いないので極めて安定であるがミスマッチに弱い



76

ΔΣ変調器の解釈

ΔΣ変調器は負帰還回路の原理で捉えられる。負帰還回路は入出力が一致するようになる。 積分器は低周波でループ利得が極めて高いため、出力側のノイズが抑えられる。



DACのミスマッチノイズシェーピング

DACの累積誤差はフルスケールでゼロになる できるだけ万遍なく取るようにすると誤差は小さくなる



現行PLLの課題

PLLはチャージポンプやループフィルタなどのアナログ回路部分がネックになる



- Many analog functions = multiple noise sources
- Varactors in VCO are sensitive (high tuning factor, i.e. KVCO)
- Loop filter may be large, leaky capacitors (for open loop "freeze"), variances in passives...
- Hard to calibrate
- Lock times can be long (>100µsec)

All-Digital PLL



References [2], [3] - R. Bogdan Staszewski et al.

完全デジタルPLL

完全デジタルPLLとはTDC+Digital Filter+DCOの構成が基本



チャージポンプPLL

完全デジタルPLLを理解するには現行のチャージポンプPLLの理解が必要



フルデジタルPLLへの変換

簡単なS→Z変換を用いて設計できる



TDCの量子化ノイズ

TDCは位相を量子化するため位相ノイズを発生する。 単位遅延時間が大きいほど、発振周波数が高いほど大きい。 これを抑制するにはPLLのループ帯域を狭める必要がある。

時間揺らぎ
$$\sigma_t^2=rac{(\Delta t_{res})^2}{12}$$
 $artheta_{
m DCO}$ 発振周波数

そ 「 日 チャ チ ト ち ま シ ト



発振周波数の位相揺らぎ
$$\sigma_{\phi} = \omega_{DCO}\sigma_t$$

片側サイドバンドのノイズスペクトラム密度は
 $L = \frac{\sigma_{\phi}^2}{f_R} = \frac{(\omega_{DCO} \cdot \Delta_{Tref})^2}{12f_R} = \frac{(2\pi N f_R \cdot \Delta_{Tref})^2}{12f_R} = \frac{f_R}{3} (N\Delta_{Tref})^2$
この雑音に対する伝達関数は閉ループの伝達関数より
 $H_{close}(s) = \frac{H_{op}(s)}{1+H_{op}(s)} = \frac{\omega_n^2 \left(1 + \frac{2\zeta}{\omega_n}s\right)}{s^2 + 2\zeta\omega_n s + \omega_n^2}$
PLLのループ帯域まで広がる $2\zeta\omega_n$

MWE A Matsuzawa Titech

2

TDCの時間精度校正



DCOのノイズ

DCOも周波数を量子化するため、位相ノイズを生じる。 これを抑制するにはPLLのループ帯域を広くする必要がある。

DCOの量子化ノイズは $\sigma_{\Delta f_{DCO}}^2 = \frac{(\Delta f_{res})^2}{10}$ ノイズスペクトラム密度は、 $\frac{1}{2}S_{\Delta f} = \frac{\sigma_{\Delta f_{DCO}}^2}{f_{P}} = \frac{(\Delta f_{res})^2}{12f_R}$ **DCO**の周波数変化に対する位相変化は $\frac{2\pi}{s}$ であることを用いて $L{\Delta f} = \frac{1}{12} \left(\frac{\Delta f_{res}}{\Lambda f}\right)^2 \frac{1}{f_r}$ 位相ノイズスペクトラム密度は、 $L\{\Delta f\} = \frac{1}{12} \left(\frac{\Delta f_{res}}{\Delta f}\right)^2 \frac{1}{f_{res}} \left(\sin c \left(\frac{\Delta f}{f_{res}}\right)\right)^2$ このノイズに対してPLLは、 $He(s) = 1 - H_{close}(s) = \frac{s^2}{s^2 + 2(m + s + m^2)}$

のハイパス特性となるので、PLLのループ帯域は広いほど良い

2008.11.28

実際のDCO

高い周波数分解能を得るため12ビットデータを6ビットにまるめ、ΔΣ変調により 少ない分解能で、等価的に高い分解能を実現している。 ただし、ノイズスペクトラムが高い方に拡散するため、位相ノイズに注意が必要である。



Figure 4.40 Phase-noise spectrum due to Δf_{res} frequency quantization and various dithering schemes. Low-band $f_V = 915$ MHz, $\Delta f_{\text{res}} = 12$ kHz at HB, $f_{\text{dth}} = f_V/8$, and $W_F = 8$.

PLLのノイズ 伝 達 特 性

PLLには様々なノイズ源があり特性を劣化させる。 フィルターをうまく設計することでこれらノイズの影響を抑制できる。



ノイズ源によりフィルタ特性が異なる

入力信号:LPF 発振器の位相ノイズ:HPF 発振器の制御電圧:BPF

 $\Phi_{out}(s) = H(s) \cdot \Phi_{in}$ 伝達関数 2)VCOのジッタ・位相ノイズ 1

$$\Phi_{out}(s) = (1 - H(s)) \cdot \Phi_{n_VCO}$$
$$= H_e(s) \cdot \Phi_{n_VCO}$$

3)VCO制御線ノイズ

$$\Phi_{out}(s) = H_e(s) \cdot \frac{\omega_{n_v VCO}}{s}$$

ノイズ伝達の周波数特性



ノイズに対するフィルターの最適化

それぞれのノイズの強度が等しくなるようにフィルター帯域を調整すると全体ではノイズ最小になる

フィルターの帯域が狭いとき

フィルターの帯域が広いとき





まとめ

- アナログは本質的にPVT、ミスマッチなどにより性能劣化を起こしやすい
- CMOSの微細化により、アナログ特性が劣化
- 微細化によりデジタル特性は向上し、コストも下がる
- ミスマッチと面積はトレードオフ
- 面積縮小ができなければ微細化はコストアップ
- デジタル主体のアークテクチャに注目
- デジタルはロバスト性やプログラマビリティーが魅力
- DRP:RFにも積極的にデジタル技術を用いる方向
- 標本化(折れ返し)と量子化(ノイズ)に注意
- Δ Σ 変調は量子化ノイズの削減に有効
- アナログ/デジタルの利点と課題の見極めが重要

参考文献例

- [1] Akira Matsuzawa, "RF-SoC -Expectations and Required Conditions," IEEE Tran. On Microwave Theory and Techniques, Vol. 50, No. 1, pp. 245-253, Jan. 2002.
- [2] Akira Matsuzawa, Mixed Signal SoC Era," IEICE, Trans. Electron., Vol. E87-C, No. 6, pp. 867-877, June, 2004.
- [3] Akira Matsuzawa, " Analog IC Technologies for Future Wireless Systems", IEICE Trans. Electron, vol. E89-C, No. 4, pp. 446-454, Apr. 2006.
- [4] R.B. Staszewski, K. Muhammad, D. Leipold, Chih-Ming Hung, Yo-Chuol Ho, J.L. Wallberg, C. Fernando, K. Maggio, R. Staszewski, T. Jung, Jinseok Koh, S. John, Irene Yuanying Deng, V. Sarda, O. Moreira-Tamayo, V. Mayega, R. Katz, O. Friedman, O.E. Eliezer, E. de-Obaldia and P.T. Balsara, "All-Digital TX Frequency Synthesizer and Discrete-Time Receiver for Bluetooth Radio in 130-nm CMOS," IEEE Journal of Solid-State Circuits, Vol. 39, No. 12, pp. 2278-2291, December 2004.
- [5]R. B. Staszewski, D. Keipold, K. Muhammad and P. T. Balsa, "Digitally Controlled Oscillator (DCO)-Based Architecture for RF Frequency Synthesis in a Deep-Submicrometer CMOS Process," IEEE Trans. on Circuits and Systems-II: Analog and Digital Signal Processing, Vol. 50, No. 11, pp.815-828, November 2003.
- [6]R. B. Staszewski, C-M. Hung, D. Keipold and P. T. Balsa,"A First Multi-gigahertz Digitally Controlled Oscillator for Wireless Applications," IEEE Trans. on Microwave Theory and Techniques, Vol. 51, No. 11, pp.2154-2164, November 2003.
- [7] Win Chaivipas, Takeshi Ito, Takashi Kurashina, Kenichi Okada, and Akira Matsuzawa "Fine and Wide Frequency Tuning Digital Controlled Oscillators Utilizing Capacitance Position Sensitivity in Distributed Resonators", Digest of A-SSCC 2007, pp.424-427, Korea, Jeju, Nov. 2007.
- [8] T. Hashimoto, H. Yamazaki, A. Muramatsu, T. Sato, and A. Inoue, "Time-to Digital Converter with Vernier Delay Mismatch Compensation for High Resolution On-Die Clock Jitter Measurement," Digest of 2008 VLSI circuits symposium, pp. 166-167, Hawaii, June, 2008.
- [9] M. Kitsunezuka, S. Hori, and T. Maeda, "A Widly-Tunable Reconfigurable CMOS Analog Baseband IC for Software-Defined Radio," Digest of ISSCC, pp.66-67, San Francisco, Feb. 2008.