マルチビット型パイプライン型 ADC の検討

遠藤 洋輝 宮原 正也 松澤 昭
 東京工業大学大学院 理工学研究科 電子物理工学専攻
 〒152-8550 東京都目黒区大岡山 2-12-1,S3-27
 E-mail: hiroki@ssc.pe.titech.ac.jp

あらまし マルチビット型パイプライン型 ADC について必要なオペアンプ利得、容量値、直線性誤差、変換周 波数と消費電流の関係について検討した。容量ミスマッチ解析から算出した容量値は変換ビット数を上げるほど小 さな値でも十分小さい DNL にできるとともに INL は劣化しないことが分かった。ノイズ解析から算出した容量値 はビット構成に依存しない一定値となった。更にノイズ解析から算出した容量値を用いて変換周波数と消費電流の 関係を見積もったところ、寄生容量が支配的でない領域ではマルチビット構成が若干高速、低消費電流であること が分かった。したがってこのような低電力領域ではマルチビット構成が DNL を確保し易いため、シングルビット に較べ有利である。

キーワード A/D 変換器、パイプライン動作、マルチビット構成、低消費電力、高速動作

A study on the multi-bit-pipelined A/D converter

Hiroki ENDOU, Masaya MIYAHARA, and Akira MATSUZAWA

Department of Physical Electronics, Tokyo Institute of Technology

S3-27, 2-12-1, O-okayama, Meguroku, Tokyo, 152-8550, Japan.

E-mail: hiroki@ssc.pe.titech.ac.jp

Abstract

We have studied on the multi-bit pipeline A/D converter from the view pints of needed OP amp gain, needed capacitance, linearity, and the relation between operating current and conversion frequency. Better DNL will be expected, even if using small capacitance compared with a conventional 1.5 bit pipeline ADC. INL and needed capacitance value calculated by thermal noise analysis will be independent of the resolution for the unit conversion stage. Simulated maximum conversion frequency of the multi-bit pipelined ADC is slightly higher than that of the 1.5 bit pipelined ADC in low power region where the parasitic capacitances are sufficiently smaller than the signal capacitances.

Keyword Analog to digital converter, pipeline operation, multi-bit conversion, low power technology, high speed technology.

1. はじめに

近年、ディジタルシステムだけでなく、アナログシ ステムを含めた全システムをひとつのチップに搭載し たアナ・デジ混載システムオンチップ(SoC)の開発 が盛んとなり実信号をデジタル信号に変換する AD 変 換器 (ADC)の高速化・高精度化・低消費電力化が望 まれる。

パイプライン型 ADC は 8~14 ビットの分解能と 10MHzを超える変換速度では主流となっており、デジ タルカメラやワイアレス LAN など、その用途は多岐に わたる。パイプライン型 ADC は単位変換回路(Unit conversion stage)が縦続に接続されて構成されており、 単位変換回路は通常1ビット分の変換を行う。マルチ ビット構成は単位変換回路で数ビット分の変換を行う 方式であり、単位変換回路数の減少、後段の単位変換 回路の誤差の緩和などの効果が期待されるが、高い増 幅度が必要なことから帰還係数の低下による速度劣化 が懸念される。しかしながらマルチビットの変換に関 して十分な検討がなされてこなかった。

そこで本研究では初段の単位変換回路のみをマル チビット構成と仮定し、オペアンプ利得、容量ミスマ ッチ誤差と DNL, INL,ノイズ、変換周波数と初段オペ アンプの消費電流の関係などについて検討を行った。

2. パイプライン型 ADC の構成

パイプライン型 ADC の単位変換回路はオペアンプ、 コンパレータ、容量、スイッチにより構成される[1]。

2.1 シングルビット構成

シングルビット構成では容量 C_s 、 C_f が同一値に設定 されている。最初のクロックフェーズ(サンプリングフ ェーズ)でスイッチSW_{1s}, SW_{1f}は内側に倒されており、 SW₂は接地されている。この状態で比較器が入力信号 V_{in}としきい値電圧を比較する。次のクロックフェーズ でSW₂を開放し、SW_{1s}, SW_{1f}を外側に倒し、DAC端子 には比較出力に応じて+/-V_{ref}もしくは接地電位が印加 される。この動作により入力信号V_{in}はDAC/2の電圧だ け引かれると同時に2倍の利得を持って増幅され、次 段の単位変換回路に入力される(差分増幅フェーズ)。 このとき次段の単位変換回路はサンプリングフェーズ になっており、以下このような動作がパイプライン的 に繰り返されて上位ビットから順次変換値が得られる。



図1 シングルビット (1.5bit)の単位変換回路

2.2 マルチビット構成

マルチビット構成ではフィードバック容量C_fと同 一値に設定されたサンプリング容量C_sを複数個用意



図2 マルチビット(2bit)の単位変換回路

して、数ビット分の変換特性を実現する。単位変換回路のゲインはMビット構成時で2^Mあるため、フィード バックファクタが劣化し変換周波数の低下が懸念され るが、一方後段の誤差が緩和され、大幅な容量スケー リングが可能となるため負荷容量を小さくできるとい うメリットを有する[2]。

3. オペアンプの必要利得

オペアンプのゲインエラーは単位変換回路の出力に スタティックな誤差を与える。その誤差許容値を 1/4LSBとしたときの、ADC全体の分解能をNビット、 初段の変換ビットを Mビット、フィードバックファク タをβ、オペアンプのゲインをGとして、以下の式が 成立する。

$$\frac{1}{\beta G}V_{ref} = \frac{1}{2^{N-M+1}}V_{ref} \tag{1}$$

これより、必要利得 G は以下で表される。

$$G(dB) = 6(N - M + 1) - 20\log\beta$$
(2)

初段の変換ビット M に対する必要利得を表1に示す。

表1 オペアンプの必要利得

	1bit	2bit	3bit	4bit	5bit
必要利得 (dB)	6N+10	6N+9	6N+8	6N+7	6N+6

これよりマルチビット構成ではβが小さくなるが、そ の分後段の精度が緩和される。この効果がキャンセル されて結果的に必要な利得はシングルビット構成と同 等である。

4. 容量値の算出

容量 C_s 、 C_f は変換精度や速度、消費電力、占有面積 などに大きな影響を与える。一般に容量 C_s 、 C_f が大き いほどノイズが抑圧され精度が高くなるが、速度が低 下し、消費電力、占有面積が大きくなる。よって容量 値の決定は重要な課題である[3]。

4.1 容量ミスマッチ解析

容量ミスマッチが変換精度に与える影響について DNL、INLの観点から解析を行った。容量ミスマッチ が発生すると図3のように変換特性が変化し、ADCの 線形性に影響を与える。図3では1.5bitの例を示した が、考え方は容易にマルチビットに拡張できる。



図3 容量ミスマッチの影響 (1.5bit の場合)

a) DNL 解析

マルチビット構成での差分増幅時の出力電圧は、以 下の式で表される。

$$v_{out} = \left(\frac{\sum_{i=1}^{2^{M}-1} C_{S_i}}{C_f} + 1\right) v_{in} - \frac{\sum_{i=1}^{K} C_{S_i}}{C_f} v_{ref}$$
(3)

ここで C_{Si} 、 C_f は等しくこれをCとする。Kは差分増 幅時に参照電圧につながれている C_S の個数である。こ の式を C_{Si} 、 C_f で微分することにより出力電圧の容量ミ スマッチに対する感度が算出される。適当な近似を行 えば、

$$\Delta v_{out} = \frac{\Delta C}{C} \left\{ \left(2^M - 1 \right) v_{in} - K v_{ref} \right\}$$
(4)

この式より Δv_{out} がゼロとなる v_{in} の値を算出し、 DAC電圧が切り替わる点での誤差を計算すると、その 誤差はどの切り替え点でも等しくなり、

$$\Delta v_{out} = \frac{\Delta C}{C} v_{ref} \tag{5}$$

となる。誤差の許容範囲が 1/4LSB 以下とすれば

$$\frac{\Delta C}{C} \le \frac{2^M}{2^{N+1}} \tag{6}$$

が得られる。つまりマルチビット構成ほど容量ミス

マッチ誤差が緩和され、DNL 誤差が小さくなる。図4 に2ビット構成のときの入出力伝達特性を示す。

すなわち図3と図4における δ_1 と δ_2 の和がマルチ ビットほど小さくなる。従ってマルチビット構成にし たほうが同一容量ではDNLが小さくできる。



図4 2ビット構成時の容量ミスマッチの影響

b) INL 解析

INL は DNL の誤差の累積であるので簡単には求め られない。そこで容量ミスマッチが INL に与える影響 について、4.2 で求める容量値を用いて 100 回のモン テカルロシミュレーションにより検討した。このとき 容量ミスマッチの3σ値を MIM 容量の実測値から以下 のように定義した。

$$\frac{\Delta C}{C} = \frac{6 \times 10^{-4}}{\sqrt{C}} \tag{7}$$

図5に12ビット構成、片側参照電圧0.4Vを仮定した場合のINL誤差と累積度数分布のグラフを示す。



図5 INL 誤差の累積度数分布

2ビット構成のみ間延びした分布となったが3、4 ビット構成はほぼ同じ分布となった。また2ビット構 成では 0.5LSB 以内の誤差に収まる確率は 50%程度で あるが、3,4ビット構成では 30%程度である。しか し、どのビット構成も 90%の確率で 0.9LSB 以内の誤 差に収まることが分かる。従って、INL に関し変換ビ ット数はあまり大きな影響を与えないようである。

4.2 ノイズ解析

容量値は系のノイズを決定するため、ノイズ解析に よる容量値の算出が必要である。単位変換回路のノイ ズは主にオペアンプから発生するノイズとスイッチの オン抵抗から発生するノイズに分けることができる [4]。

a)オペアンプのノイズ



図6 ノイズ等価回路モデル

図6は差分増幅時のノイズ等価回路である。出力端 に現れるノイズ電圧は下式で表される。ここでinはノ イズ電流源、gmはオペアンプの入力トランジスタのト ランスコンダクタンス、Cpi, CoLは入力端および出力端 の寄生容量である。

$$v_{nop} = \frac{i_n}{g_m \beta + sC_L} \tag{8}$$

ここで、βはフィードバックファクタ、C_Lは出力端に 付く総負荷容量である。 よって電力スペクトル密度は、

$$v_{nop}^2 / Hz = \frac{i_n^2}{(g_m \beta)^2 + (\omega C_L)^2} \tag{9}$$

ここでオペアンプとしてテレスコピック型カスコー ドを仮定すると、

$$\dot{i}_n = \frac{16}{3}\gamma \cdot kTg_m \tag{10}$$

と表される。γは過剰ノイズ係数である。すなわちオ ペアンプ回路の発するノイズは

$$\nu_{nop}^{2} = \int_{0}^{\infty} \frac{i_{n}^{2}}{(g_{m}\beta)^{2} + (\omega C_{L})^{2}} df$$

$$= \frac{4\gamma \cdot kT}{3\beta C_{L}}$$
(11)

となる。

b)スイッチのオン抵抗によるノイズ

全てのスイッチはオン抵抗によるノイズを発生させ るが、ここではサンプル時に容量に保持されるノイズ 量のみを考える。



図7 スイッチのオン抵抗の影響

サンプル時にはノイズが電荷 Qn として容量に蓄えられる。

$$\overline{Q_n^2} = (C_s + C_f)^2 \overline{V_{Rn}^2}$$
$$= kT(C_s + C_f)$$
(12)

このノイズ電荷が差分増幅時に出力に転送されるの で、出力端のノイズは

$$v_{nsw}^{2} = \frac{Q_{n}^{2}}{C_{f}^{2}}$$

$$= \frac{kT}{C} 2^{M}$$
(13)

となる。

単位変換回路の出力ノイズはこのノイズと a)で示した オペアンプのノイズが合算されたものである。そこで 全単位変換回路分のノイズを入力に換算する。これは 結局 kT/C ノイズのα倍で表されて、

$$v_{nin_tot}^2 = \alpha \frac{kT}{C} \tag{14}$$

αの値はビット構成に応じて表2のようになる。入 カ換算ノイズが量子化ノイズ電力の半分以下(SNRに 関して 3dB 劣化)となるように、容量値を決めるとす ると、

$$C \ge 3\alpha \cdot kT \frac{2^{2N}}{V_{ref}^2} \tag{15}$$



図8 ノイズ,容量ミスマッチより求まる容量値

図8は片側参照電圧を0.8Vとし、ノイズ、ミスマッ チにより決まる初段サンプル時の容量(総負荷容量) 値を示している。総負荷容量値は2^M×Cで表される。 ノイズにより決まる総負荷容量はビット構成に依らず ほぼ等しい。

5. 性能見積もり

これまでに解析した結果に基づき、我々が以前提案した、トランジスタの寄生容量のデザインルール依存性 を考慮した性能モデル[5]を用いて消費電流と変換周 波数との関係を見積もった。片側参照電圧を 0.8V と設 定した。



クローズドループにおけるオペアンプのGBWは下式 で表される。

$$GBW_{_closed} = \frac{g_m}{2\pi C_L}\beta \tag{16}$$

帰還係数βと負荷容量C_Lは消費電流に依存し、図10 および図11のようなグラフとなる。



凶12 庫逐原数と真何存重の比の电弧体

変換周波数は下式で表される。

$$f_c = \frac{3GBW_{closed}}{N - M + 1} \tag{17}$$

マルチビット構成では後段の誤差が緩和されるため、 セットリング時間がより短くとれる。したがって同じ GBW ならばマルチビット構成が高速である。

図 10,11,12 は帰還係数β、負荷容量C_L、これらの比 (β/C_L)とオペアンプの消費電流の関係を示している。 低電流領域では寄生容量が十分に小さいため帰還係数、 負荷容量ともに一定の値を保つ。しかし消費電流が増 すと帰還係数が減少し負荷容量が増加する。とくに負 荷容量は消費電流に比例して増加するため、もともと の負荷容量が小さいマルチビット構成はその影響を顕 著に受ける。つまり消費電流が大きくなるほどマルチ ビット構成の特徴である小さな負荷容量という利点が 生かされなくなる。

ノイズ解析より求めた容量値を用いて 12 ビットお よび 14 ビットの ADC の OP アンプの初段の消費電流 と変換周波数を推定したところ、図 13 および図 14 の ような結果が得られた。12 ビット ADC では比較的高 い消費電流の領域では、変換周波数の最大値が飽和し てしまうためマルチビット構成はシングルビット構成 に劣るが、消費電流の小さい領域ではマルチビット構 成のほうが高性能化が見込める。また 14 ビットの場合 はもともと用いる容量値が大きいため、変換周波数の 飽和は 100mA 程度まで起こらずマルチビット構成が 有利となる。またマルチビット構成では単位変換回路 の数がシングルビット構成より少なくなるため、さら に低消費電力効果が見込める。



図 13 分解能 12bit での変換周波数



図 14 分解能 14bit での変換周波数

6.まとめ

パイプライン型 ADC を初段のみマルチビット構成 とした場合の性能推定を行った。その結果、オペアン プの必要利得はマルチビット構成でも変わらなかった。 容量ミスマッチから推測される DNL 特性は改善され る方向に向かい、INL 特性の最大値平均はビット構成 に依らずほぼ等しかった。またノイズ解析から求めら れる入力のトータル容量はマルチビット構成時でもほ ぼ変わらず、サンプリング時の負荷が増すことはない。 最後に変換周波数と消費電流の関係を調べたところ低 電流な領域ではマルチビット構成のほうが高い変換周 波数が得られることが確認された。

文 献

- A. M. Abo and P. R. Gray, "A 1.5V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter," IEEE Journal of Solid-State Circuits, Vol. 34, No. 5, pp. 599-606, May, 1999.
- [2] Wenhua Yang, Dan Kelly, Iuri Mehr, Mark T. Sayuk, Larry Singer, "A 3-V 340-mW 14-b 75-Msample/s CMOS ADC With 85-dB SFDR at Nyquist Input", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.36, NO.12, DECEMBER 2001
- [3] 宮原正也、松澤 昭,"A Study on a pipeline ADC –Basic requirements for capacitance and OP amp-", 電子情報通信学会集積回路研究専門委員会, Vol.104,No.185,pp.7-12, Jul.2004.
- [4] Shoji KAWAHITO, Kazutaka HONDA, Masanori FURUTA, Nobuhiro KAWAI, Daisuke MIYAZAKI, "Low-Power Design of High-Speed A/D Converters", IEICE TRANS.ELECTRON, VOL.E88-C,NO.4 APRIL.2005.
- [5] 宮原 正也, 倉科 隆, 松澤 昭, "素子の微細化が アナログ CMOS 回路に及ぼす影響についての研 究-CMOS 演算増幅器及びパイプライン型 ADC 性能のデザインルール依存性-," 電子情報通信 学会 集積回路研究専門委員会, 豊橋, ICD2005-59 vol. 105, no. 185, pp. 25-30, Jul. 2005.